最新译码造句示范

显示全部楼层 · 2025-9-24 14:00:05

1.本文阐述了以M序列作为内码RS码作为外码的级连码的快速译码技术，着重对纠错能力很强的RS码的译码进行了研究。
2.XML是标准语言，很容易为它编写编码器和译码器。
3.检测仪器除了恒流源外，主要还有温度补偿、脉冲形成、脉宽鉴别以及编码、译码等电路。
4.该流程适用于各种复数矩阵信道模型与典型二维信号星座图，为复数模型下球形译码算法的研究提供了一个有效的仿真平台。
5.交错码，编码，译码设备和方法，置换方法及其系统。
6.控制核心负责协调微处理器中各部件的工作，控制指令和数据依取指、译码、执行的顺序正确流动。
7.首先采用译码器对输入和输出电压进行判比，确定最优的转换系数，提高了系统的效率。
8.对于纠错码，作者找到了适合于这一译码器的码判别方法，并进一步给出了寻找这类码覆盖单项式的算法。
9.该文提出了一种级联的卷积码混合译码算法。
10.该方法实现译码器的标准单元化设计，并且有效提高译码的速度，简化硬件设计。
11.存储器采用六管CMOS存储单元、锁存器型敏感放大器和高速译码电路，以期达到最快的存取时间。
12.小系统使用局部译码或线选择码来选择存贮器。
13.本文研究了并行级联扩展汉明码的编码、译码技术及其性能。
14.在协处理器中，微程序控制器的微码控制是协处理器指令译码的控制核心。
15.PackageKit寻找合适的编码器和译码器，如果你同意，就会自动被安装。
16.本文全面地给出求解非系统卷积码译码恢复的一些基本算法。
17.文中研究几种利用软信息进行译码的方法，提出新的利用软信息的方法。
18.你不需要知道编码器和译码器在哪里，你不需要搞清楚细节，这些PackageKit会帮你做好。
19.介绍了我们研制的交错码的编译码器电路及实验结果。
20.为降低低密度奇偶检验码译码的硬件实现复杂度，提出了一种可变步长均匀量化“和积”译码算法。
21.给出了一类特性较好的循环码的编码和译码方法。
22.目的节点采用迭代最大后验概率译码，利用多个时刻收到的码字恢复源节点发送信息。
23.该方案在编码端去除了传统方法中复杂的对齐运算，在译码端用三次B样条插值取代传统的线性插值。
24.该译码器电路尽可能多地使用可以共享的模块，降低了电路的规模。
25.几乎所有的***编译码器都采用有损压缩，最小化与***相关的数据量。
26.同时，根据报文的结构特点、传送方式和校验模式，进行编码、译码软件的设计，完成报告解析部分的程序编写。
27.该维特比译码器具有通用性和高速性，它支持可变码率、可变帧长的译码。
28.针对已有ARA码译码复杂度较高的问题，结合空间通信的特点，构造了一族新的基于原型图的码率兼容LDPC码。
29.PC通过打印机控制口与STROBE发送信号，译码器产生选片信号，传给单片机P形成中断信号。
30.维特比译码算法是卷积编码的最大似然译码算法。
31.第三个轮子将使球在自由旋转的同时和译码器保持固定。
32.在设计中采用了预充电及平衡技术，分段译码等技术。
33.它接受用Base码的密码字节数组，并对它译码和解密以返回明文数据字符串。
34.存贮器存贮功能故障，存贮器地址译码功能故障，动态刷新功能故障以及奇偶校验电路的固定故障都可得到检测。
35.利用多级离子注入技术，一种新型的CMOS四值译码器与编码器被设计。
36.当不可能完全恢复时，有时也不严格地使用“译码”这样的术语。
37.在相同条件下，最大后验概率译码算法比最大似然译码算法有更低误比特率，但由于计算量和复杂度过大而不适合硬件实现。
38.提出了一类级联的卷积码混合译码算法。
39.存储阵列分块技术以及分段译码技术降低了SRAM位线和字线的负载电容，从而提高了SRAM的速度。
40.构造一类具有伪随机序列性质的循环码，并利用良好的伪随机序列的相关特性，对循环码进行相关译码。
41.为了降低低密度奇偶检验码的误码平底，提出一种基于陷阱集状态检测的两级置信度传播译码算法。
42.本文提出了一种源于汉明类多层前向神经网络分组码译码器。
43.七段显示译码器是数字电路中的重要部件，其设计多年来采用传统方法。
44.这位搜索巨头在今年早些时候收购该编译码器的制作商On术时，就已经给过多次暗示。
45.提出了参数辨识技术，它包括报文数据的预处理、译码和校验三部分。
46.本文扼要的介绍了脉冲编码传输设备的原理，其中包括有话路、定时、同步、编译码和帧结构。
47.在论文中，详细介绍了编译码器的整体方案、硬件电路和软件功能的设计。
48.该文根据准循环LDPC码的结构特点，提出了一种同步部分并行结构的译码器。
49.控制部件从存储器中取出指令，并确定其类型或对之进行译码，然后将每条指令分解成一系列简单的、很小的步骤或动作。
50.全文共分三部分：分组码的编码、分组码的译码以及卷积码。
51.本文介绍了数字电路系统的逻辑设计过程，并且着重阐明异步计数器和译码器的功能，数字钟是这方面应用的一个实例。
52.最后通过编写程序验证了本论文所提出的译码模块实现方法，并给出了实验数据，证明了可行性。
53.受众对于图形的理解便是对图形编码的译码过程。
54.采用译码器构成单总线控制，设计了智能电压源组成气体放电管直流击穿电压自动测试系统。
55.本文针对组合信道差错控制的需要，介绍了两种既能纠随机错误又能纠突发错误的卷积码译码算法。
56.它包括把书写符号译码为声音，使读者具有相应的心理词典、从语义记忆中获得书写词的意义以及把这些词的意义进行整合的过程。
57.我们采用级联一个外码同时应用迭代软译码算法，以期进一步提高差分空时编码系统的纠错性能。
58.采用部分译码方式的桶式移位器，以其诸多优点润看造句，在芯片中得到广泛应用。
59.本文介绍一种按规则序列设计的移位型计数器。此类计数器设计方便，电路简单，译码电路简单，并具有快速自启动特性。

最新译码造句示范

相关帖子

浏览过的版块